(9) BUNDESREPUBLIK

DEUTSCHLAND



Offenlegungsschrift





DEUTSCHES PATENTAMT Aktenzeichen: 196 48 492.8 Anmeldetag: 22. 11. 96 Offenlegungstag: 13. 11. 97

61) Int. Cl.8: H 01 L 25/00

H 01 L 23/12 H 05 K 1/18 H 05 K 1/14 H 05 K 7/20 // H05K 3/48

Mit Einverständnis des Anmelders offengelegte Anmeldung gemäß § 31 Abs. 2 Ziffer 1 PatG

(7) Anmelder:

Siemens AG, 80333 München, DE

② Erfinder:

Ameur, Raouf Ben, 67346 Speyer, DE; Vogel, Helmut, 76307 Karlsbad, DE

Entgegenhaltungen:


JP 5-291493 A - in: Patents Abstracts of Japan, Sect. E, Vol. 18 (1994), Nr. 80 (E-1505); JP 3-141666 A - in: Patents Abstracts of Japan, Vol. 15 (1991) Nr. 359 (E-1110); JP 6-252339 A - in: Patents Abstracts of Japan, Vol. 18 (1994) Nr. 643 (E-1640); JP 2-148862 A - in: Patents Abstracts of Japan, Vol. 14 (1990) Nr. 396 (E-970); JP 4-290258 A - in: Patents Abstracts of Japan, Sect. E, Vol. 17 (1993) Nr. 101 (E-1327);

Prüfungsantrag gem. § 44 PatG ist gestellt

(54) Multi-Chip-Modul

Die Erfindung betrifft ein Multi-Chip-Modul, das zumindest eine interne, beidseitig mit Halblelterbauelementen (20, 21) bestückte Leiterplatte (19) enthält. Dadurch wird eine Erhöhung der Packungsdichte bei integrierten Schaltkreisen erreicht.

Die Erfindung wird angewandt bei Gehäusen für Halbleiterbauelemente.



Beschreibung

Die Erfindung betrifft ein Multi-Chip-Modul nach dem Oberbegriff des Anspruchs 1.

Ein derartiges Multi-Chip-Modul (MCM) ist beispielsweise aus dem Aufsatz "Speicher der 3. Dimension" von Henning Wriedt, veröffentlicht in "elektronik industrie" 10-1995, Seiten 100 und 102, bekannt. Unter der 3. Dimension wird dort das Übereinanderstapeln von unversiegelten Speicherchips, deren Schaltungsteile 10 jeweils im wesentlichen zweidimensional nebeneinander angeordnet sind, verstanden. Diese Technik ist insbesondere dann interessant, wenn eine Elektronikschaltung nur wenig Platz beanspruchen soll. Beispielsweise werden vier Speicherchips in einer Ebene und vier Ebe- 15 nen übereinander in einem 3D-Modul angeordnet. Hinzu kommen je Ebene zwei Gold- und drei Isolationsschichten. Die elektrischen Verbindungen zwischen den einzelnen Ebenen erfolgen jeweils entlang der Schichtkanten. Nachteilig bei diesem Stapelaufbau ist, daß je 20 Chip eine Zwischenschicht mit Isolier- und Goldlagen erforderlich ist. Dies wirkt sich negativ auf die Bauhöhe des Multi-Chip-Moduls aus.

Aus der DE 44 22 669 A1 ist eine Mehrlagen-Leiterplatte, die mit integrierten Schaltkreisen bestückbar ist, 25 bekannt. Diese Mehrlagen-Leiterplatte weist eine Verdrahtungsschicht mit mehreren Verdrahtungslagen auf, die jeweils durch eine rage aus isolierendem Material getrennt sind. Die isolierende Lage ist mit Aussparungen zur Verbindung bestimmter Leitungen der Ver- 30 drahtungslagen versehen. Zwei im wesentlichen flächenhaft ausgebildete Lagen aus elektrisch leitendem Material sind durch eine dünne dielektrische Schicht voneinander getrennt und wirken als Stützkondensator für die Versorgungsspannungen. In die Verdrahtungs- 35 platten in Explosionsdarstellung. schicht werden siebgedruckte Widerstände integriert. Damit ist eine Fertigung von Flachbaugruppen mit hoher Packungsdichte möglich.

Der Erfindung liegt die Aufgabe zugrunde, ein Multi-Chip-Modul zu schaffen, bei welchem eine weitere Er- 40 höhung der Packungsdichte erreicht wird.

Zur Lösung dieser Aufgabe weist das neue Multi-Chip-Modul der eingangs genannten Art die im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale dungen des Multi-Chip-Moduls beschrieben.

Die Erfindung hat den Vorteil, daß für zwei Halbleiterbauelemente nur noch eine Zwischenlage zur Herstellung der elektrischen Verbindungen zwischen den Anschlüssen der Halbieiterbauelemente und den An- 50 schlüssen des Multi-Chip-Moduls erforderlich ist. Die Zahl der Zwischenlagen wird gegenüber dem bekannten Stapelaufbau, bei welchem für jede Lage von Halbleiterbauelementen eine Zwischenlage vorgesehen werdie Bauhöhe des Multi-Chip-Moduls verringert. Durch eine Mehrlagen-Oberflächenverdrahtung der Leiterplatte, bei der eine Verdrahtungsschicht aus zumindest zwei Verdrahtungslagen und einer Lage aus isolierenlagen voneinander trennt und nur an den Stellen Aussparungen aufweist, an welchen Verbindungen zwischen Leitungen der Verdrahtungslagen herzustellen sind, wird zudem in besonders vorteilhafter Weise ein dünner Aufbau der internen Leiterplatte ermöglicht. 65 Für den Fall, daß eine hohe Verlustleistung der Halbleiterbauelemente abgeführt werden muß, kann in der Leiterplatte eine Lage aus gut wärmeleitendem Material

vorgesehen werden. Dabei kann vorteilhaft auf durchgehende Kontaktierungen verzichtet werden, wenn Anschlußelemente, die zur elektrischen Verbindung von Leitungen der internen Leiterplatte mit Anschlußflächen auf der externen Leiterplatte erforderlich sind, an der Kante der internen Leiterplatte angeordnet und derart ausgebildet sind, daß sie diese umgreifen und eine elektrische Verbindung zwischen Leitungen der Oberund Unterseite der internen Leiterplatte herstellen. Durch diese Anschlußelemente kann die Abwärme zum einen in die Umgebung abgestrahlt und zum anderen in die externe Leiterplatte, auf welche das Multi-Chip-Modul bestückt ist, abgeleitet werden. Dabei unterliegt die Form der Anschlußelemente und die Art ihrer Verbindung mit den Anschlußflächen der externen Leiterplatte keinerlei Beschränkungen. Durch die Verwendung einer internen Leiterplatte mit Mehrlagen-Oberflächenverdrahtung sind auch Leitungsabstände beherrschbar, wie sie bei Anschlußelementen von Halbleiterbauelementen üblich sind. Passive Bauelemente, wie z. B. Entkopplungskondensatoren und Widerstände, können in die Leiterplatte integriert werden.

Anhand der Zeichnungen, in denen Ausführungsbeispiele der Erfindung dargestellt sind, werden im folgenden die Erfindung sowie Ausgestaltungen und Vorteile näher erläutert.

Es zeigen:

Fig. 1 eine interne Leiterplatte mit Anschlußelemen-

Fig. 2 ein Multi-Chip-Modul mit einer beidseitig mit Halbleiterbauelementen bestückten internen Leiterplatte und

Fig. 3 ein Multi-Chip-Modul mit zwei beidseitig mit Halbleiterbauelementen bestückten internen Leiter-

In einer Schnittdarstellung nach Fig. 1 ist der Schichtaufbau einer internen Leiterplatte gut erkennbar. Diese besteht im wesentlichen aus einem Trägersubstrat 1, auf dessen Ober- und Unterseite jeweils eine Verdrahtungsschicht aufgebracht ist. Die Verdrahtungsschicht auf der Oberseite beispielsweise ist mit drei Verdrahtungslagen 2, 3 und 4 aufgebaut, die durch zwei Lagen aus einem elektrisch isolierenden Dielektrikum 5 bzw. 6 voneinander getrennt sind. An den Stellen, an denen Verbindunauf. In den Unteransprüchen sind vorteilhafte Weiterbil- 45 gen zwischen Leitungen verschiedener Verdrahtungslagen, beispielsweise eine Verbindung 7 zwischen einer Leitung der Verdrahtungslage 3 und einer Leitung der Verdrahtungslage 4, hergestellt werden sollen, sind Aussparungen in dem jeweiligen Dielektrikum vorgesehen. Eine derartige Verdrahtungsschicht kann sehr dünn und mit feinen Strukturen hergestellt werden. Weitere Einzelheiten zum Herstellungsverfahren sind der eingangs genannten DE 44 22 669 A1 zu entnehmen. Die Oberseite der Verdrahtungsschicht ist mit Lötstopplack 8 den mußte, halbiert. In vorteilhafter Weise wird somit 55 abgedeckt, der an den Anschlußflächen für die Anschlußelemente eines zu bestückenden Halbleiterbauelements Öffnungen 9 aufweist. Diese Öffnungen 9 dienen auch als Lotdepot, d. h. als Raum, in den ein Lot eingebracht werden kann. Durchkontaktierungen 10 in dem Material besteht, welche die beiden Verdrahtungs- 60 dem Trägersubstrat 1 dienen sowohl zur elektrischen Verbindung von Leitungen der oberen und unteren Verdrahtungsschicht als auch zur Wärmekopplung zwischen dem auf der Oberseite und dem auf der Unterseite zu bestückenden Halbleiterbauelement. An den Kanten der internen Leiterplatte sind Anschlußelemente 11 und 12 angeordnet, welche die Kanten umgreifen und eine elektrische Verbindung zwischen Anschlußflächen 13

bzw. 14 der Oberseite und Anschlußflächen 15 bzw. 16

wendungen mit Vorteil einsetzbar:

- Ton- und/oder Bildträger mit Halbleiterspeichern.
- Arbeitsspeicher für Personal Computer oder
- Speicher auf PCMCIA-Karten.

Patentansprüche

1. Multi-Chip-Modul, das zur Montage auf einer Leiterplatte ausgebildet ist, gekennzeichnet durch zumindest eine interne, beidseitig mit Halbleiterbauelementen (20, 21) bestückte Leiterplatte (19).

2. Multi-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterbauelemente (20, 15 21) durch Bond-Draht (22) mit Anschlußflächen auf der internen Leiterplatte (19) verbunden sind.

3. Multi-Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterbauelemente (29 ... 32) mit Anschlußelementen (34) versehen sind, 20 die als Metallisierung des Halbleitermaterials ausgeführt und direkt mit Anschlußflächen (35) auf der internen Leiterplatte (27, 28) verlötet sind.

4. Multi-Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Anschlußelemente (11, 12) zur elektrischen Verbindung von Leitungen der internen Leiterplatte mit Anschlußflächen auf der externen Leiterplatte an der Kante der internen Leiterplatte angeordnet und derart ausgebildet sind, daß sie diese umgreifen und durch die Anschlußelemente elektrische Verbindungen zwischen Leitungen der Ober- und Unterseite der internen Leiterplatte herstellbar sind.
5. Multi-Chip-Modul nach Anspruch 4, dadurch gekennzeichnet, daß die interne Leiterplatte zumindest eine Lage aus gut wärmeleitendem Material

der internen Leiterplatte erstreckt.

6. Multi-Chip-Modul nach Anspruch 5, dadurch gekennzeichnet, daß die interne Leiterplatte (27, 28) 40 mit Durchkontaktierungen (36) zur Erzeugung einer gut wärmeleitenden Verbindung zwischen den Halbleiterbauelementen (29 ... 32) und der Lage aus gut wärmeleitendem Material versehen ist.

aufweist, die sich im wesentlichen über die Fläche


7. Multi-Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in einem Gehäuse oberund/oder unterhalb der ersten internen Leiterplatte (27) weitere, mit Halbleiterbauelementen (31, 32) bestückte Leiterplatten (28) angeordnet sind.


8. Multi-Chip-Modul nach Anspruch 7, dadurch gekennzeichnet, daß Anschlußelemente (37) zur elektrischen Verbindung von Leitungen der weiteren internen Leiterplatten (28) mit Anschlußflächen (38) auf der ersten internen Leiterplatte (27) im 55 Gehäuse angeordnet sind.

9. Multi-Chip-Modul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die interne Leiterplatte eine Verdrahtungsschicht mit mehreren Verdrahtungslagen (2, 3, 4) aufweist, die jeweils durch eine Lage (5, 6) aus isolierendem Material voneinander getrennt sind, wobei die isolierende Lage (5, 6) mit Aussparungen (7) zur Verbindung bestimmter Leitungen der Verdrahtungslagen (2, 3, 4) versehen ist.


Nummer: Int. Cl.⁶: DE 195 48 492 A1 H 01 L 25/00 13. November 1997

Offenlegungstag:





Nummer: Int. Cl.⁶: Offenlegungstag: **DE 195 48 492 A1 H 01 L 25/00**13. November 1997



schwierig ist, die Verwendungen vorherzusehen, die von der integrierten Schaltung selbst gemacht werden, und deshalb welcher Kondensator verwendet werden soll, ohne strenge Anwendungsspezifikationen aufzuerlegen, die von den Anwendern kaum angenommen werden

Vom Standpunkt eines Herstellers integrierter Schaltungen liegt eine typische Situation wie in Fig. 2 gezeigt vor, wobei die Kapazität zwischen einem P-Well-Gebiet und dem Substrat viel größer ist, als die Kapazität zwischen einem N+-diffundierten Gebiet und dem P-Well-Gebiet (Cp-Well/sub CN+/P-Well).

In solch einer Situation steigt das P-Well Potential auf einen Wert sehr nahe an der VCC-Spannung an und der P-Well/N+-Übergang wird direkt vorgespannt, wenn 15 innerhalb der P-Well-Zone bzw. Wanne auf Masse liegende N+-Diffusionen vorhanden sind. Diese auf Masse liegenden Diffusionen sind ziemlich sicher vorhanden, weil für den Entwickler integrierter Schaltungen, da keine N-Kanal-MOS-Transistoren mit einer Source ver- 20 fügbar sind, die mit der Masse in Form eines Substrats verbunden ist, das stabilen Bedingungen auf einem VBB-Potential (-5 V) sein muß, es eine schwerlich zu tolerierende Einschränkung bedeuten würde.

Deshalb muß der Entwickler von integrierten Schal- 25 tungen diese Gebiete schützen, aber der Schutz gegen Latch-Up hat einen bestimmten Gebietsverlust zur Folge, der sich in einer gewissen Begrenzung in der Zahl von N-Kanal-Transistoren mit auf Masse liegender Source auswirkt, die wirtschaftlich eingesetzt werden 30 können beim Entwickeln der integrierten Schaltungen.

Was in Fig. 3 gezeigt wird, ist das, was in einer integrierten Schaltung mit zwei Versorgungen geschehen kann, wenn auf einer Montagekarte andere Bauelemente mit den zwei Versorgungen verbunden sind und eine 35 verzögerte Anlegung der VBB-Spannung mit Hinsicht auf die VCC-Spannung das direkte Vorspannen des inneren P-Well/N+-Übergangs (Dioden) hervorgerufen hat.

Eine mögliche Anwesenheit eines Operationsverstär- 40 kers, wie in Fig. 3 schematisch gezeigt wird, erzeugt einen Strompfad: VCC - Operationsverstärker - VBB P-Well/N+ Diode - GND; der verantwortlich für das Auslösen der Latch-Up-Bedingung mit einer der folgenden, möglichen Zerstörung der integrierten 45 Schaltung ist. In einem solchen Fall ist der injizierte Strom sogar bei Abwesenheit von zwischen den Versorgungen angeschlossenen Kondensatoren relativ groß.

Natürlich sind die oben stehend angegebenen Probleme in einer N-Well-CMOS-Einrichtung gegeben, wenn 50 Anti-Latch-Up-Anordnung der vorliegenden Erfindung, die positive Versorgung (VCC) mit einer bestimmten Verzögerung gegenüber der negativen Versorgungsspannung (VBB) angelegt wird. In diesem Fall ersetzen die N-Well-Wannen und die P+-Diffusionen die P-Well-Wannen bzw. N+-Diffusionen in den zugeordneten Fi- 55 guren und in der oben stehenden Erläuterung.

Ein allgemeiner Rat, der noch von Herstellern integrierter Schaltungen auf den Datenblättern gegeben wird, ist, daß das eine Schottky-Diode verbunden, wie in Fig. 3 mit der Phantomfigur (gestrichelte Linie) (d. h. 60 zwischen VCC und GND im Falle eines N-Well-CMOS), verwendet wird oder daß ein Kondensator C0 viel grö-Ber als C2 und C1 vorgesehen wird, für den Fall, daß Störungs-Bypass-Kondensatoren zwischen den Versorgungen verwendet werden.

Die Anwender selbst bauen Karten bzw. Leiterplatten, die für P-Well-CMOS integrierte Schaltungen mit zwei Versorgungen vorgesehen sind, welche absichtlich

Anschlüsse der der VBB-Spannung zugeordneten Bahnen haben, die weiter vorstehen, als die Masse-Anschlüsse und insbesondere mehr als die Anschlüsse, die der VCC-Spannung zugeordnet sind, so daß beim Einschieben der Karte, auf der P-Well-CMOS integrierte Einrichtungen untergebracht sind, die Versorgungsspannung entsprechend der nachfolgenden Folge angelegt werden: VBB = -5 V, GND = 0 V und VCC =+5 V. Beim Herausziehen der Karte werden dieselben Versorgungsspannungen entsprechend einer umgekehrten Folge abgetrennt. Offensichtlich vermeidet eine solche Lösung Latch-Up-Probleme nur während des Einschiebens und Herausziehens der Karte. Außerdem wird solch ein Hilfsmittel aufhören nützlich zu sein, sobald CMOS-integrierte Schaltungen vom Typ P-Well als auch vom Typ N-Well zusammen auf der gleichen Systemkarte benützt werden.

Aufgabe der vorliegenden Erfindung ist es eine integrierte Schaltung anzugeben, die CMOS-Strukturen eines zwei Versorgungen verwendenden Typs aufweist und die wirksam gegen Latch-Up geschützt ist, ohne daß für diesen Zweck besondere Hilfsmittel in den äußeren Versorgungsschaltungen der integrierten Einrichtung erforderlich sind.

Diese Aufgabe und andere Vorteile erhält man, entsprechend der vorliegenden Erfindung, wenn in die integrierte Schaltung ein MOS-Transistor mit passenden Eigenschaften eingebaut wird und indem dessen vier Anschlüsse, nämlich Drain, Gate, Source und Substratanschlüsse (body-terminals), in einer Weise verbunden werden, die weiter unten in der Beschreibung und in den angehängten Ansprüchen spezifiziert wird.

Im Fall einer P-Well-CMOS-Einrichtung wird solch ein Schutztransistor ein N-Kanal-Transistor sein, wohingegen in N-Well-MOS-Einrichtungen solch ein Schutztransistor ein P-Kanal-Transistor sein wird.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung. Darin zeigt:

Fig. 1 eine übliche Schaltungsanordnung von externen Bypasskondensatoren zwischen den Versorgungen einer integrierten CMOS-Schaltung mit zwei Versor-

Fig. 2 schematisch die kritischen kapazitiven Kopplungen einer P-Well-CMOS-Einrichtung;

Fig. 3 schematisch eine mögliche Situation, die zu einem ernsten Latch-Up-Zustand führt;

Fig. 4 ein grundlegendes Schaltungsdiagramm der angewendet auf eine integrierte P-Well-CMOS-Schaltung; und

Fig. 5 ein grundlegendes Schaltungsdiagramm der Anti-Latch-Up-Anordnung der vorliegenden Erfindung angewendet auf eine integrierte N-Well-CMOS-Schal-

Die Fig. 1, 2 und 3 sind bereits mit Bezug auf die Erläuterung des Stands der Technik beschrieben worden

Wie in Fig. 4 für den Fall einer integrierten P-Well-CMOS-Schaltung gezeigt wird, ist die kritische Bedingung für das Auslösen eines Latch-Up-Phänomens dadurch gegeben, daß der Versorgungsanschluß VBB schwimmt bzw. schwebt (floating) (Zustand 1), anstatt wie normal auf -5 V (Zustand 2) gepolt zu sein.

Ahnlich, wie in Fig. 5 mit Bezug auf den Fall einer integrierten N-Well-CMOS-Schaltung gezeigt wird, wird der kritische Zustand für das Auslösen eines Latch-

DE 3806951

Translation of the abstract:

Integrated circuit with CMOS structures for two supply voltages

Integrated circuit with CMOS structures for two supply voltages (+VCC and -VBB), which in a well region of said CMOS structures comprises:

- at least one integrated MOS transistor with an opposite channel polarity as the polarity of the well region of said CMOS structures and a drain or a source connected to ground, and
- a well region connection, a gate connection and a source or drain connection of said MOS transistor, connected with a common potential node (-VBB or +VCC) of one of the two supply voltages corresponding to the polarity of the well region.